# 54) SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURE THEREOF

11) 5-218306 (A)

(43) 27.8.1993 (19) JP

ニス・ボリモニ 行びの (過去は)変わり によれて ヤ


21) Appl. No. 4-3517

(22) 13.1.1992

71) NEC CORP (72) MASAO HONJO 51) Int. Cl<sup>a</sup>. Holl27/04,H01L21/318,H01L21/76

PURPOSE: To form polysilicon resistors for a semiconductor integrated circuit with the small dispersion of resistance and the good flatness.

CONSTITUTION: A resistor comprises a polysilicon 13 buried in a nitride film 8 and a thick oxide film 5, a polysilicon 9 having a low resistance, and a resistance electrode 21. After the nitride film 8 and the thick oxide film 5 are etched, the polysilicon 13 is deposited and then is etched back and is flatted. Thus, the polysilicon 13 is precisely trimmed with the small dispersion of resistance. Further, since a step is eliminated by the flatness, an open or short does not occur probably.



2: N° type burled layer, 3: epitaxial layer, 4: channel stopper. 6: thin oxide film, 7: base, 17: emitter

54) METHOD OF ADJUSTING RESISTANCE IN SEMICONDUCTOR DEVICE


11) 5-218307 (A)


(43) 27.8.1993 (19) JP

- (21) Appl. No. 4-41902 (22) 31.1.1992 (71) SONY CORP (72) MIKIO MUKAI
- 51) Int. Cl. H011.27/04,H01S3/00

PURPOSE: To adjust a resistance formed in a semiconductor device preferably at a final stage of manufacturing the device.

CONSTITUTION: Impurities are diffused in an notype silicon isolation layer in which a p-n junction is isolated and a diffusion resistance layer 7 is formed. Then, at a final stage of a semiconductor device, a part of the diffusion resistance layer 7 is selectively heated to reduce its resistance by a laser annealing method in which a laser beam 21 with the same laser beam diameter BS as the width W of the diffusion resistance layer having the impurities is selectively emitted from the upper part of a protective insulating film or the like. Thus, the resistance can be easily adjusted at the final stage of the semiconductor device. Particularly, when a differential amplifier is formed with a bipolar transistor, a precise pair of resistances of the resistance pair ratio can be preferably adjusted as its load resistance.






- 54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF
- 11) 5-218309 (A)

(43) 27.8.1993 (19) JP

- 21) Appl. No. 4-17987 (22) 4.2.1992
- 71) FUJITSU LTD (72) NORIO HIDAKA
- 51) Int. Cl. H01L27/06,H01L27/095

'URPOSE: To form a plurality of FETs formed in a mesa on a semi-insulating substrate and control a side gate effect and flatten a wiring.

ONSTITUTION: A semiconductor device comprises an insulating layer 21 formed on a region in which a mesa 2 on the surface of a substrate is not formed in contact with the mesa 2, an ion implantation layer 24 of boron or oxygen formed in the substrate in contact with the interface between the substrate and the insulating layer 21, and a gate electrode 7, a source electrode 8 and a drain electrode 9 in FETs 13 and 14 which extend from the mesa 2 to the insulating layer 21 and are formed.



3. Differ tayer, it channel tayer, 3. charron mayir layer, 5: contact layer, 40 correct lead out electrode, 41, frain lend-out electrode, 42 substrate, 45, uncutating fine, 13r offin view, the sections, since

# (19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平5-218306

(43)公開日 平成5年(1993)8月27日

(51)Int.Cl.5

識別記号 庁内整理番号 FI

技術表示箇所

H01L 27/04

P 8427-4M

21/318

B 8518-4M

21/76

S 9169-4M

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平4-3517

(22)出願日

平成 4年(1992) 1月13日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 本城 眞佐雄

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 京本 直樹 (外2名)

## (54)【発明の名称】 半導体集積回路およびその製造方法


## (57)【要約】


(修正有)


【目的】抵抗値のばらつきが小さく、平坦度の優れた半 導体集積回路用のポリシリコン抵抗を形成する。

【構成】窒化膜8および厚い酸化膜5に埋め込まれたポ リシリコン13、低抵抗ポリシリコン9、抵抗電極21 が抵抗素子を構成している。窒化膜8および厚い酸化膜 5をエッチングしたのちポリシリコン13を堆積し、エ ッチバックして平坦化する。

【効果】抵抗素子を構成するポリシリコンの加工精度が 良く、抵抗値のばらつきが小さい。さらに平坦化により 段差が解消されているので、オープンやショートの恐れ がない。







#### 【特許請求の範囲】

【請求項1】 半導体基板上に形成された素子間分離用 の絶縁膜にポリシリコンからなる抵抗素子が埋め込ま れ、前記抵抗索子の表面が酸化膜および窒化膜のうち少 なくとも1つで保護されている半導体集積回路。

【請求項2】 半導体基板上に形成された素子間分離用 の絶縁膜を選択的にエッチングして所定の深さの開口を 形成する工程と、不純物をドープしたポリシリコンを全 面に堆積する工程と、前記ポリシリコンをエッチバック して前記開口にのみ前記ポリシリコンを残す工程とを含10 は、配線金属とのコンタクト抵抗を低減するた図3に む半導体集積回路の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路およびそ の製造方法に関し、ドープトポリシリコン抵抗を有する 半導体集積回路およびその製造方法に関するものであ る。

[0002]

【従来の技術】エピタキシャル層に形成した拡散抵抗に 比べて、不純物をドープしたポリシリコン抵抗は寄生容20 量が大幅に小さいので、髙周波帯での特性が優れてい る。そのため高周波帯用の半導体集積回路にはポリシリ コン抵抗が用いられることが多い。

【0003】 NPNパイポーラトランジスタおよびポリ シリコン抵抗を搭載した半導体集積回路について図3 を参照して説明する。

【0004】P型シリコン基板1に形成されたN<sup>+</sup>型埋 込層2上にN型エピタキシャル層3が形成されている。 N+型埋込層2およびN型エピタキシャル層3は、反転 防止用 Pt 型チャネルストッパ4 および厚い酸化膜 5 に 30 る。 よって素子間分離されている。

【0005】N型エピタキシャル層3には選択拡散法ま たはイオン注入法により硼素が拡散されたベース7およ び、砒素または燐が拡散されたエミッタ10が形成され ている。同様にコレクタ領域では砒素または燐が拡散さ れて№ 型埋込層 2から引き上げてポリシリコン9を介 してコレクタ電極20に接続されている。

【0006】寄生容量を低減するため、素子間分離用の 厚い酸化膜5に形成された窒化膜8上に不純物をドープ したポリシリコン13からなる抵抗素子が形成されてい40 る。

[0007]

【発明が解決しようとする課題】ポリシリコン抵抗を形 成する際に、ポリシリコンを薄くするとマイグレーショ ンで信頼性が下って高抵抗素子の形成が困難になる。

【0008】マイグレーションを考慮して厚いポリシリ コンが用いられるが、レジストをマスクとしてポリシリ コンをドライエッチングまたはウェットエッチングして パターニングするとき、サイドエッチング量が増加す る。そのため加工寸法精度が悪くなって抵抗値のばらつ50 ン9を隔ててコレクタ電極の直下に形成されている。

きが大きくなるという問題があった。

【0009】またポリシリコンを厚くすると、図3に示 すように、ポリシリコン13と下地窒化膜8との段差が 大きくなる。ポリシリコンカバー絶縁膜14と下地窒化 膜8との段差が大きくなる。そのためポリシリコン13 に接続する電極を形成するとき、配線金属が段切れして オープンになったり、段差の側壁に金属残りが生じてシ ョートしたりするという問題があった。

【0010】さらに高抵抗のポリシリコン抵抗において 示す低抵抗ポリシリコン層17を形成しなければならな い。そのため一層段差が大きくなって、オープンやショ ートが頻発する。

【0011】SOG膜を塗布したのち熱処理して平坦化 する方法があるが、製造工程が長くなり複雑になる。そ のうえ熱履歴が増えてポリシリコンの層抵抗が変動し て、抵抗値のばらつきが大きくなるという問題がある。

[0012]

【課題を解決するための手段】本発明の半導体集積回路 は、半導体基板上に形成された素子間分離用の絶縁膜に ポリシリコンからなる抵抗素子が埋め込まれ、前記抵抗 素子の表面が酸化膜および窒化膜のうち少なくとも1つ で保護されているものである。

【0013】また本発明の半導体集積回路の製造方法 は、半導体基板上に形成された素子間分離用の絶縁膜を 選択的にエッチングして所定の深さの開口を形成する工 程と、不純物をドープしたポリシリコンを全面に堆積す る工程と、前記ポリシリコンをエッチバックして前記開 口にのみ前記ポリシリコンを残す工程とを含むものであ

[0014]

【実施例】本発明の一実施例について、図2(c)を参 照して説明する。

【0015】P型シリコン基板1上に砒素または燐がド ープされたN 型埋込層2およびN型エピタキシャル層 3が形成されている。 1 型拡散層からなるチャネルス トッパ4が形成され、その上にLOCOS選択酸化法に よる厚い酸化膜5が形成されて素子間分離が行なわれて いる。

【0016】エピタキシャル層3上の薄い酸化膜6を介 して、レジスト(図示せず)をマスクとして硼素をイオ ン注入することにより、ベース7が形成されている。エ ミッタ10は薄い酸化膜6および窒化膜8に形成された 開口から熱拡散、またはポリシリコン9上からイオン注 入、アニールして形成される。本実施例ではポリシリコ ン9中の砒素を不活性ガス雰囲気で熱処理してエミッタ 10が形成されている。

【0017】砒素または燐を熱拡散してN\*型埋込層2 に達する深いコレクタ引き上げ層が、低抵抗ポリシリコ

【0018】ポリシリコン抵抗13はレジスト(図示せ ず)をマスクとして窒化膜8および厚い酸化膜5をドラ イエッチングして形成された閉口に埋め込まれている。

【0019】さらにベース電極18、ポリシリコン9上 のエミッタ電極19およびコレクタ電極20、ポリシリ コン9上の抵抗電極21が形成されている。

【0020】つぎに本発明の一実施例の製造方法につい て、図1(a)~(c)および図2(a)~(c)を参 照して説明する。

リコン基板 1 上にN 型埋込層 2 を形成したのち厚さ 1 ~2 µ mのエピタキシャル層 3 を成長する。つぎに選択 拡散によりび 型埋込層 2 に達するチャネルストッパ4 を形成したのち、LOCOS選択酸化により素子間分離 用の厚さ2μmの酸化膜5を形成して素子間分離を行な う。つぎに薄い酸化膜6を形成したのち、フォトレジス ト(図示せず)をマスクとしてボロンをイオン注入して キャリア濃度1×1 C5~1×1 O16 c m-2のベース7 を形成し、全面を窒化膜8で被覆する。

【0022】つぎに図1(b)に示すように、レジスト20 11をマスクとしてCRガスを用いたドライエッチン グにより窒化膜8および厚い酸化膜5をエッチングして 開口12を形成する。

【0023】つぎに図1(c)に示すように、レジスト 11を除去したのち全面にポリシリコン13を堆積した のち、熱拡散またはイオン注入およびアニールによりポ リシリコン13に砒素または燐をドープする。ここで砒 素または燐をドープしたポリシリコン13を堆積して工 程を短縮することもできる。

【0024】つぎに図2(a)に示すように、レジスト303 (図示せず) を回転塗布したのち、異方性ドライエッチ ングにより、レジストおよびポリシリコン13を窒化膜 8が露出するまでエッチバックする。

【0025】つぎに図2(b)に示すように、ポリシリ コン13の表面を900℃のスチーム雰囲気で熱酸化し て酸化膜14を形成したのち選択エッチングして、エミ ッ夕開口15、コレクタコンタクト16、ポリシリコン コンタクトを形成する。

【0026】ここで熱酸化による酸化膜14の代りにC VDによる酸化膜または窒化膜を用いることもできる。 40 13 【0027】つぎに図2(c)に示すように、燐または 砒素をドープしたポリシリコン9を堆積し、熱処理して エミッタ10を形成したのちエッチバックしてアルミニ ウム系の金属からなるベース電極18、エミッタ電極1 9、コレクタ電極20、抵抗電極21を形成して半導体 集積回路が完成する。

【0028】本実施例では窒化膜8および厚い酸化膜5 をドライエッチンしてポリシリコン13を埋め込むの

で、平面寸法精度が優れている。抵抗値のばらつきの小 さい抵抗素子を得ることができる。

【0029】本発明はNPNバイポーラトランジスタの ほか、PNPバイポーラトランジスタを含む相補型バイ ポーラ集積回路や、MOS集積回路およびBi-CMO S集積回路にも適用することができる。

[0030]

【発明の効果】窒化膜および厚い酸化膜をドライエッチ ンした開口にポリシリコンを埋め込む。平面形状の寸法 【0021】はじめに図1 (a) に示すように、P型シ 10 精度が優れているので、抵抗値のばらつきの小さい抵抗 案子を得ることができる。

> 【0031】さらにポリシリコン抵抗および表面保護絶 緑膜による段差がなく、極めて平坦な抵抗素子を形成す ることができる。その結果、ポリシリコン抵抗素子の厚 さの設計自由度が大きい、製造工程が短縮されるという 効果がある。また配線金属の段切れ、段差の金属残りな どの問題が解消した。

【0032】高精度の抵抗素子を歩留良く生産すること が可能になった。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例の前半工程を示す断面図

【図2】本発明の第1の実施例の後半工程を示す断面図 である。


【図3】従来の半導体集積回路の製造方法を示す断面図 である。

## 【符号の説明】

- P型シリコン基板 1
- N\*型埋込層
- エピタキシャル層
- チャネルストッパ
- 厚い酸化膜 5
- 薄い酸化膜
- 7 ベース
- 窒化膜 8
- 9 ポリシリコン
- レジスト 10
- ポリシリコン 1 1
- 12
- ポリシリコン
- 酸化膜 14
- エミッタ開口 15
- コレクタコンタクト 16
- 17 低抵抗ポリシリコン
- 18 ベース電極
- エミッタ電極 19
- 20 コレクタ電極
- 2 1 抵抗電極

【図1】

【図2】



【図3】

